SK하이닉스, 차세대 기술 로드맵 "10나노 이하 4F² VG 플랫폼 전환 검토"

[한국금융신문 곽호룡 기자] SK하이닉스가 4F² VG 플랫폼, D램 등 앞으로 30년을 이끌 차세대 D램 기술 로드맵을 공개했다.



10일 SK하이닉스는 차선용 미래기술연구원장(CTO, 사진)이 일본 쿄토에서 열리고 있는 IEEE VLSI 심포지엄 2025에서 '지속가능한 미래를 위한 D램 기술의 혁신 주도'를 주제로 발표를 진행했다고 밝혔다.
차 CTO는 "현재의 테크 플랫폼(여러 세대에 걸쳐 적용하는 기술적인 틀)을 적용한 미세 공정은 점차 성능과 용량을 개선하기 어려운 국면에 접어들고 있다"며 "이를 극복하기 위해 10나노 이하에서 구조와 소재, 구성 요소의 혁신을 바탕으로 4F² VG 플랫폼과 3D D램 기술을 준비해 기술적 한계를 돌파하겠다"고 했다.

4F² VG 플랫폼은 셀 면적(Cell area)을 최소화하고 수직 게이트(Gate) 구조를 통해 고집적, 고속, 저전력 D램 구현을 가능하게 하는 차세대 메모리 기술이다.

D램은 셀 단위로 데이터를 저장하는데, 이 셀 하나가 차지하는 면적이 F²다. VG는 D램에서 스위치 열할을 하는 게이트를 수직으로 세우고 그 주위를 채널이 감싸는 구조다. 기존에는 게이트가 채널 위 수평으로 높혀진 평면 구조를 하고 있다.

현재 6F² 셀이 일반적인데, 2F² x 2F² 면적을 차지하는 고집적 기술인 4F² 셀과 함께 회로부를 셀 영역 아래로 배치하는 웨이퍼 본딩 기술을 적용하면 셀 효율은 물론 전기적 특성까지 개선되는 효과를 기대할 수 있다는 것이다.

3D D램은 제조 비용이 적층 수에 비례해 증가할 것이라는 관측이 나오지만, SK하이닉스는 기술 혁신을 통해 이를 극복하고 경쟁력을 확보하겠다는 방침이다..

차 CTO는 “2010년 전후만 하더라도 D램 기술은 20나노가 한계라는 전망이 많았으나 지속적인 기술 혁신을 통해 현재에 이르게 됐다"며 “앞으로 D램 기술 개발에 참여할 젊은 엔지니어들의 이정표가 될 중장기 기술 혁신 비전을 제시하고, 업계와 함께 협력해 D램의 미래를 현실로 만들어 가겠다”고 밝혔다.

곽호룡 한국금융신문 기자 horr@fntimes.com